

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-129428

(43)Date of publication of application : 19.05.1995

(51)Int.Cl.

G06F 11/22

G06F 11/28

(21)Application number : 05-294096

(71)Applicant : ANDO ELECTRIC CO LTD

(22)Date of filing : 29.10.1993


(72)Inventor : SUZUKI NORIYUKI

(54) ASIC MICROCOMPUTER DEVELOPMENT SUPPORTING DEVICE

(57)Abstract:

PURPOSE: To reduce time and cost for reproducing a chip by providing the device for confirming a system by completing a prototype before the preparation of the chip when developing an ASIC microcomputer.

CONSTITUTION: This device is provided with an ICE 13 for a CPU, user logic mounting part 14 for mounting a device realizing a user logic, real chip interface part 15 for mounting a real chip, target interface part 16 for connecting a target, and wiring part 17 for freely wiring those components, and system debugging is possible by providing a function similar to that of the chip before the chip of the ASIC microcomputer is prepared.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-129428

(43)公開日 平成7年(1995)5月19日

(51)Int.Cl.⁶

G 0 6 F 11/22

11/28

識別記号

3 4 0 A

庁内整理番号

L 9290-5B

F I

技術表示箇所

審査請求 未請求 請求項の数1 F D (全 6 頁)

(21)出願番号 特願平5-294096

(22)出願日 平成5年(1993)10月29日

(71)出願人 000117744

安藤電気株式会社

東京都大田区蒲田4丁目19番7号

(72)発明者 鈴木 規之


東京都大田区蒲田4丁目19番7号 安藤電気株式会社内

(54)【発明の名称】 ASICマイコン開発支援装置

(57)【要約】

【目的】 ASICマイコンの開発において、チップ作成前にプロトタイプを完成でき、システム確認が可能な装置を提供することにより、チップ再製作の時間と費用を削減する。

【構成】 CPUのICE13と、ユーザ・ロジックを実現したデバイスを実装するためのユーザ・ロジック実装部14と、実チップを実装するための実チップ・インタフェース部15と、ターゲットと接続するためのターゲット・インタフェース部16と、それらの間を自由に配線できる配線部17を持ち、ASICマイコンのチップ作成以前にチップと同様な機能を実現しシステム・デバッグを可能とする。



【特許請求の範囲】

【請求項 1】 AS ICマイコンのマイコン部分をデバックするデバック部と、

ユーザ・ロジックを実現したデバイスを実装するためのユーザ・ロジック実装部と、

既存のチップを実装するための実チップ・インタフェース部と、

前記 AS ICマイコンが実装されるターゲットと接続するためのターゲット・インタフェース部と、

前記デバック部、ユーザ・ロジック実装部、実チップ・インタフェース部およびターゲット・インタフェース部間を任意に配線可能な配線部と備え、

前記配線部により前記各構成要素間を有機的に接続することにより、前記 AS ICマイコンのチップ作成以前にハードウェアとソフトウェアを結合したシステム・デバッグを行う AS ICマイコン開発支援装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は、CPUをコアとして周辺LSIならびにユーザ個別のランダム・ロジックを1チップ化したAS ICマイコンの開発支援装置についてのものである。

【0002】

【従来の技術】AS ICマイコンとは、CPUとユーザ個別のランダム・ロジックならびに、場合によっては複数の周辺LSIを1チップ化したものである。AS ICマイコンの内部のブロック図の一例を図2に示す。図2で、21はCPUコア、22はCPU周辺機能のマクロセル、23は自由に論理回路を組めるユーザ・ロジック部である。

【0003】このようにAS ICマイコンは、CPUとCPU周辺LSIならびに論理回路をバラバラで組んでいたものを1チップ化できるので、機器の小型化・信頼性向上・コストダウンを図ることができる。このようにAS ICマイコンは、高機能、高信頼性、低価格を実現できるので今後の成長が見込まれている。

【0004】図3は、このようなAS ICマイコンを使用した機器を開発するときの従来技術における開発フローである。以下、図3を参照して従来の開発手順を説明する。システム設計後、ハードウェア／ソフトウェアの個別設計に移る。そして、ハードウェア設計において、AS ICマイコンを使用する場合はどのブロックをAS ICマイコンの中に入れるかの検討を行う。その後、ユーザ・ロジック部の回路ができ上がればシミュレーションを行い、論理検証・タイミング検証を行う。

【0005】AS ICマイコンのチップ単体での検証が終わればチップ作成に入り、サンプルを作成する。AS ICマイコンとして集積化する回路以外はプリント板上に回路が組まれ、AS ICマイコンができあがった後、プリント板がアッセンブリされる。そこで初めてハードウ

ェア全体としての検証（デバック）が行われる。その時点でAS ICマイコンチップの仕様に起因する不具合

（バグ）が発見されればチップの作り直し（チップ再製作）を行う。ハードウェアの検証が終われば、ソフトウェアとの結合試験（結合デバック）が行われ、システム全体としての検証が行われる。ここでも、チップの仕様に起因する不具合が発見されればチップの作り直しということになる。

【0006】

【発明が解決しようとする課題】このように従来技術におけるAS ICマイコンの開発では、AS ICマイコンチップを作成してからデバックを行うが、システム的な不具合は工程の後になればなるほど発見される確率が高くなる。もし、システム的な不具合がチップに起因した内容の場合、従来ではその都度チップの作り直しを行わなければならない。このため、AS ICマイコンの開発効率が非常に悪く、多大な開発時間と費用がかかってしまうという問題がある。

【0007】この発明は、AS ICマイコンチップが完成する以前にプロトタイプを完成させ、機能検証、ソフトウェアのデバックを先行して行うAS ICマイコン開発支援装置を提供することを目的とする。

【0008】

【課題を解決するための手段】この目的を達成するために、この発明は、AS ICマイコンのマイコン部分をデバックするデバック部と、ユーザ・ロジックを実現したデバイスを実装するためのユーザ・ロジック実装部と、既存のチップを実装するための実チップ・インタフェース部と、AS ICマイコンが実装されるターゲットと接続するためのターゲット・インタフェース部と、デバック部、ユーザ・ロジック実装部、実チップ・インタフェース部およびターゲット・インタフェース部間を任意に配線可能な配線部とを備え、配線部により各構成要素間を有機的に接続することにより、AS ICマイコンのチップ作成以前にハードウェアとソフトウェアを結合したシステム・デバックを行う。

【0009】

【作用】この発明によれば、開発するAS ICマイコンに応じてAS ICマイコン開発支援装置内のデバック部、ユーザ・ロジック実装部、実チップ・インタフェース部およびターゲット・インタフェース部間の接続を配線部により行うことで、AS ICマイコンのチップを作成したのと同様の試験環境を実現し、AS ICマイコンのチップ作成以前にハードウェアとソフトウェアを結合したシステム・デバックまでの試験を行う。

【0010】

【実施例】次に、この発明によるAS ICマイコン開発支援装置の実施例の機能ブロック図を図1に示す。図1において、10はこの発明の実施例によるAS ICマイコン開発支援装置、11はAS ICマイコン開発支援装

置10を制御するためのホストコンピュータ、12はASICマイコンが実装される装置（以下、ターゲットと称す）、13はASICマイコンのマイコン部分をデバックするCPU用ICE、14はユーザ・ロジックを実装するためのブロック、15は実際にある既存のチップを搭載するための実チップ・インタフェース部、16はターゲット回路がある場合にそこにインサートするためのターゲット・インタフェース部、17はこれらのブロックをプログラマブルに配線するためのプログラマブル配線部である。

【0011】図1で、CPU用ICE13は通常のCPUをデバックするICE部であり、ASIC化するCPU131、制御部132、トリガ部133およびトレース部134により構成されている。CPU131・制御部132・トリガ部133およびトレース部134はそれぞれバス接続されており、制御部132によりICEの制御が行われる。

【0012】すなわち、制御部132は、トリガ部133によりブレークポイントなどを制御し、トレース部134によりCPU131の実行結果を記録する。このようにCPU用ICE13により、CPUの実行・停止などの制御を行い、ソフトウェアのデバッグを可能とする。また、トレース機能によりCPUの実行過程を記録しておくことが可能である。

【0013】ユーザロジック・実装部14は、ASICマイコンの一部として集積化されるユーザ・ロジックを実装する部分で、たとえば外部で書き込んだ試作ゲートアレイであるFPGA（Field Programmable Gate Array）を実装でき、ユーザのロジック回路を実現する。また、たとえばこの部分をSRAMベースのFPGAで構成すれば、本装置内でユーザ回路を書き込んだり、変更したりすることが可能となる。

【0014】実チップ実装部15は実チップとのインタフェースをとる部分である。この実チップ実装部15により、ASICマイコンの一部にたとえばDMAC、SIOなど既存のLSIの機能を盛り込む場合、実際にチップがある場合はここに実装することでインタフェースできる。

【0015】ターゲット・インタフェース部16はASICマイコンが搭載されるターゲットとのインタフェース部である。ASICマイコンを実装する基板がすでにある場合、この基板と接続することでシステム全体としての確認が可能となる。つまり、一般的なCPU用のICEがCPUのソケットにインサートするように、ASICマイコンが実装されるはずのソケットにインサートすることができる。

【0016】プログラマブル配線17は内部配線が自由なプログラマブル配線部であり、これにより必要に応じて前述の各ブロック間の接続を任意に行うことができる。

【0017】以上のような構成の装置を用いた具体的な使用方法を以下に示す。ユーザ・ロジック回路は外部でFPGA化し、ユーザ・ロジック実装部14に実装する。もし、周辺LSIが実際のチップとしてすでにあるならば、実チップ実装部15に実装する。また、ターゲットがあればターゲット・インタフェース部16を通してターゲット12に接続する。

【0018】これら構成要素間の接続情報は、たとえばネットリストとしてホスト11に与えられ、ホスト11からASICマイコン開発支援装置10に与えられる。これにより、プログラマブル配線部17の内部配線が変更され、各構成要素が有機的に接続されて所望のASICマイコンの機能が得られる。その後、CPU用ICE13を用いてソフトウェアのデバッグが行われ、システム・デバッグが可能となる。

【0019】また、たとえばユーザ・ロジック実装部14にSRAMベースのFPGAを用いることにより、この装置内で自由に回路を書き換えることが可能となり、回路変更を即時に反映することができる。

【0020】次に、図1に示したこの発明の実施例におけるASICマイコン開発支援装置10を用いたときのASICマイコン開発のフローチャートを図4に示す。図4に示すように、ASICマイコン開発支援装置10を用いれば、図3で示した結合デバック300をASICマイコンチップ作成前に行う結合デバック400で可能となる。

【0021】このようにこの発明の実施例によれば、システム全体の結合デバック400をチップ作成前にできるので、チップの仕様起因したシステム的な不具合はチップ作成以前に発見することができる。したがって従来技術において、作成したプリント板とASICマイコンチップとをアセンブリした後に行われたデバックにより発生したチップの再製作と、このアセンブリ後のハードウェアとソフトウェアとの結合デバックで発生したチップの再製作の発生を防ぐことができる。

【0022】チップ作成後（402）、本実施例でもデバック404と結合デバック406を行うが、これらデバックは確認程度で済み、システム的な不具合が潜んでいる確率は低くなる。このため、実質的にはASICマイコンチップを再製作するようなことはない。

【0023】

【発明の効果】この発明によるASICマイコン開発支援装置を用いることにより、ASICマイコンのチップを作成する前にチップと同じ機能を実現することができ、ASICマイコンのICEとして、システム全体のハードウェア／ソフトウェアの確認が可能となり、チップを再製作する時間と費用を削減することができる。

【図面の簡単な説明】

【図1】この発明によるASICマイコン開発支援装置の一実施例を示すブロック図である。

5

6

【図2】ASICマイコンの内部構成を示すブロック図である。

【図3】従来のASICマイコンの開発フローチャートである。

【図4】図1のASICマイコン開発支援装置を使用した場合のASICマイコンの開発フローチャートである。

【符号の説明】

10 ASICマイコン開発支援装置

11 ホスト

12 ターゲット

13 CPU用ICE

14 ユーザ・ロジック実装部

15 実チップ実装部

16 ターゲット・インタフェース部

17 プログラマブル配線部

21 CPUコア

22 周辺機能のマクロセル

23 ユーザ・ロジック部


31 CPU

132 ICE制御


10 133 トリガ部

134 トレース部


【図1】



【図2】



【図3】



【図4】

